

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

62257698 A

(43) Date of publication of application: 10 . 11 . 87

(51) Int. CI

G11C 11/40

(21) Application number: 61099903

(22) Date of filing: 30 . 04 . 86

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

TANAKA KOTARO KAWAKAMI YASUSHI **AKIYAMA MASAHIRO**


(54) SEMICONDUCTOR STATIC MEMORY CELL

(57) Abstract:

PURPOSE: To prevent suitably the destruction of read due to stored electric charge by connecting respectively a capacitance between a constant potential and each drain of the 1st and 2nd FETs to utilize the discharge state of the capacitance thereby improving the read speed.

CONSTITUTION: When a signal of H level is stored in a node N11 and a signal of L level is stored in a node N12, a capacitor 17 is discharged and a capacitor 18 is charged. In bringing the word line W to the H level, since the impedance of the capacitor 17 in the discharge state is low, the signal of the node N12 is read quickly. Since bit lines B, the inverse of B have a large wiring capacitance in general, when the FETs 13, 14 are conducted, the content of the nodes N11, N12 is changed by the momentary level of the bit lines B, the inverse of B, hat is, read destruction takes place, but the electric charge in the capacitors 17, 18 hardly cause read destruction.

COPYRIGHT: (C)1987,JPO&Japio



60日本国特許庁(JP)

① 特許出願公開

切公開特許公報(A)

昭62-257698

Mint Ci.

識別記号

庁内象理番号

母公開 昭和62年(1987)11月10日

G 11 C 11/40

301

7230-5B

審査請求 未請求 発明の数 1 (全4頁)

∞発明の名称

半導体スタティツクメモリセル

②特 頭 昭61-99903

願 昭61(1986)4月30日 多出

幸 太 郎 砂発 明 者 田中 砂発 明 者 Ш Ł

康

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

正 捭 60発 明 者 秋山

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

の出 頭 人 沖電気工業株式会社 ②代 瑾 人 弁理士 柿本 恭成 東京都港区虎ノ門1丁目7番12号

1.発明の名称

半導体スタティックメモリセル

2.特許請求の篠田

羽 1 と高 2 の電界効果トランジスタのゲートと ギレインがたすき放統されたフリップフロップ四 路を有する半部体スタティックメモリセルにおい

前記第1および第2の電界効果トランジスタの 名ドレインと一定世位との四に、それぞれ容益を 接続したことを特徴とする半導体スタティックノ モリセル。

3. 発明の詳細な説明

(産業上の利用分野)

木発明は、半導体スタティックメモリセルに関 するものである.

(従来の技術)

従来、このような分野の技術としては、アイ イ トランスアクションズ オン エレ クトロン デバイセス(IEEE TRANSACTIONS OK ELECTRON DEVICES) . ED-32 (9) (1985-9)P.1787 -1801に記載されるものがあった。以下、その説 成を図を用いて設明する。

第2回は従来の半事体スタティックメモリセル の一路成例を示す函路図である。

このメモリセルは、データの入出力を行う一対 のピット線B、Tとアドレス包号伝送用のワード **筑甲を有し、これらピット級B , 耳及びワード級** Wには電界効果トランジスタ(以下、FET とい う) 1.2.3.4 . 及び抵抗5.8 が放続されている。 ここで、FETIと2 のゲートとドレインはたすき被 続され、フリップフロップ回路を構成している。 また、FETIは、モのドレインがノード(接税点) MI及び抵抗与を介して電敷電圧VDD に、そのソー スが核地位位455 に、それぞれ接続されている。 FE72は、モのドレインがノードH2及び抵抗日を介

特別的62-257698 (2)

レて電源電圧VDO に、そのソースが設地電位VSS に、それぞれ接続されている。

次に、動作を説明する。

(1) 記憶動作

フード級Wがレンベルの時、FET3.Aは高ば抗となり、FET1.2及び抵抗5.8 で構成される国路がビット級B、Bから切り無される。この時、ノードN1が日レベル、ノードN2がエレベルとすると、ノードN1のHレベルによりFET2が再通状態となってノードN2のレベルを下げるように動作し、またノードN1のHレベルにしようとする。そのため、ノードN1のHレベルとノードN2のLレベルは互いに現状態を保持するように作用し、記述回路として動作する。また逆に、ノードN1がLレベル、ノードN2がHレベルの場合も、同様に現状感を保持するように動作する。

(注) 読み出し動作

クード級甲にHレベルの公号を印加すると、

FET3.4が考泊状態になり、ノードNJの信号が一方のビット線量に、ノードNZの信号が処力の信号線 可にそれぞれ扱われ、このメモリに保持された記録内容を読み出すことができる。

非額及びきょ (111)

ワード線WにHレベルの信号を知加した状態で、一方のビット線BにLレベルの信号、他方のビット線BにHレベルの信号をそれぞれ外部から印加することにより、ノード川にLレベル、ノードN2にHレベルの信号を恐さ込むことができる。 (発明が解決しようとする関題点)

しかしながら、上記構成のメモリセルでは、次 のような周點点があった。

ノモリセルの動作速度を速くするためには、 FRT1,2に大きなゲート組のFET を使う必要がある。そうすると、FET3,4の導通時のインピーダンスに比べてFET1,2の導通時のインピーダンスが小さくなりすぎて割き込み不可能になるという問題点があった。

逆に、 おき込みがしやすいようにFET1.2のゲート幅を小さくすると、 読み出し時にピット線 B 、 B上の準音によって記憶内容が変わる、いわゆる 読み出し破場が起こりやすくなるという問題点が あった。

本是明は前記食来技術が行っていた問題点として、動作速度および保持特性上において創限を受ける点について解決した半四体スタティックメモリセルを提供するものである。

(周覧点を無決するための手段)

本発明は前記問別点を解決するために、第1と 第2のFET のゲートとドレインがたすき接続され たフリップクロップ回路を有する半導体スタ ティックメモリセルにおいて、前記第1および第 2のFET の名ドレインと一定電位との間に、それ ぞれ容量を接続したものである。

(作用)

太発明によれば、以上のように単導体スタ ティックメモリセルを構成したので、第1と 可2のF27のドレインと一定電位との間にそれぞれ彼岐された容量は、その放電状態により減み出し速度を向上させると共に、その番級電荷により 説み出し破壊を動止するように動く、従って消配 間距点を放去できるのである。

(災越保)

野 1 図は太美明の一実施例を示す半導体スタティックメモリセルの国路図である。

このメモリセルは、ワード以界及び一対のピット級B、Bを有し、それらにFETTI、12,13,14. 抵抗15,18 、及び容量17,18 が接続されている。

FET (第1のFET) 11は、そのドレインがノード11及び抵抗15を介して電報電圧VDB に、そのソースが独地電役VSS に、そのゲートがノードH12 に、それぞれ接続されている。FET (第2のFET) 12は、そのドレインがノードH12 及び傾抗18を介して電報電圧VDB に、そのソースが接地電位VSS に、そのゲートがノード11に、それぞれ投続されている。これらFET11,12でフリップフロッ

特開町 G2-257698 (3)

プ回路が構成されている.

ノードFIII は、容配18を介して核地征はVSS に 接続されると共に、FETII のソースに接続されて いる。ノードFII2 は、容型17を介して核地電位 VSS に接続されると共に、FETII のソースに模様 されている。FETII は、そのドレインがピット級 Bに、そのゲートがワード級甲にそれぞれ接続さ れている。FETII は、そのドレインがピット級下 に、そのゲートがワード級甲に接続されている。

木突旋斜の特殊は、鉄米の回路に容量17.18 を 付加した点にある。

次に動作について説明する。

このメモリセルにおけるノード以11.以2 にビット以 B. 百上の信号が記憶される動作は、従来の回路と同じである。例えば、ノードNIL にHレベル、ノードNI2 にLレベルの信号が記憶されていたとする。この的、一方の容量17は放電状態、他方の容量18は充電状態となっている。

次に、ワード級WをHレベルにすると、放電状

途にある解説17のインピーダンスが低いため、従来の回路がFEF12 における可通状態のインピーダンスだけでピット級TをLレベルにしようとしていたもの比べて、より違くノード別2 上の信号を 込み出せるようになる。また、ピット級B、可は 一般に大きな匹数容益を申しているため、ラード 線甲をHレベルにしてFEf13.14を導通状態にした とき、その瞬間のピット線B、Tのレベルによっ てノード N11.N12 の内容が変化する、いわゆる級 み出し破壊が起こるが、容量17.18 の存在のため に、数容量17.18 に定律された電荷によって説み 出し破壊が起こりにくくなっている。

このメモリセルの内容を留き換える書き込み動作の場合、改量17,18 は完報と共に高インピーダンスとなるため、従来国際におけるFET1.2のゲート以を大きくしたときのように、当ま込み不可となることもない。 また、書き込み時間については、このメモリセルの動作だけを見ると、容量17,18 への充電時間が必要となるため、従来の耐

路に比べて木変塩例のメモリセルの方が長くかかる。しかし、メモリセルへの寄き込み時間は、一般に該ノモリセルの動や選択よりも。 周辺回路での所収時間が多くの部分を占めているため、あまり関節とならない。

このように、本実施例では容優17.18 を設けたため、動作速度を遠くできるばかりか、保持特性の向上を計ることができる。

なお、上記実施例では、容益17.18 をFET12, 11のドレインと接地電位 VSS との間に接続したが、これらの容量17,18 をFET12,11のドレインと電源電圧 VDD との間に接続するか、あるいはそれら投地電位 VSS 及び電源電圧 VDD の円方に接続するようにしても、上記実施例とほぼ 阿禄の作用、効果が得られる。また、第1四中のFET13,14及び抵抗15,18 毎を始の回路電子に変えたり、それらの回路配置を変形することも可能である。

(発明の効果)

以上詳細に説明したように、太妃男によれば、 容及を付加したので、み容疑の放電状態を利用し て疑み出し速度の向上が計れると共に、 跛容量の 溶放電荷により読み出し破壊を的硫に防止でき る。

4. 図画の簡単本説明

第1図は沈是明の一実施例を示す半路体スタティックノモリセルの回路図、第2図は従来の半 導体スタティック人モリセルの回路図である。

11…新えのFET 、12…弟2のFET 、13,14 … FET 、15,18 …抵抗、17,18 …容量、B、耳…ピット以、W…フード線。

出願入代理人 祷 木 盐 成

特別即62-257698(4)

